Moore Yasasını Devam Ettirmek Karmaşıklaşıyor

Daha iyi bir bilgisayar çipi yapmak için gereken tek şeyin daha küçük transistörler ve daha dar ara bağlantılar olduğu bir zaman vardı, gerçekten de onlarca yıl. O zamanlar artık çok geride kaldı ve transistörler biraz daha küçülmeye devam edecek olsa da, onları öyle yapmak artık mesele değil. Araştırmacılar, şu anda bilgi işlemin üstel hızına ayak uydurmanın tek yolunun, sistem teknolojisi ortak optimizasyonu (STCO) adı verilen bir şema olduğunu ileri sürdü. ITF Dünya 2023 Geçen hafta Antwerp, Belçika’da. Çipleri işlevsel bileşenlerine ayırma, her işlev için en uygun transistörü ve ara bağlantı teknolojisini kullanma ve daha düşük güçte, daha iyi işleyen bir bütün oluşturmak için bunları tekrar birleştirme yeteneğidir.

“Bu bizi CMOS için yeni bir paradigmaya götürüyor” diyor imec Ar-Ge Müdürü marie garcia bardon. Belçika merkezli nanoteknoloji araştırma kuruluşunun deyimiyle CMOS 2.0, karmaşık bir vizyon. Ancak bu, ilerlemenin en pratik yolu olabilir ve bunun bir kısmı, günümüzün en gelişmiş yongalarında şimdiden belirgindir.

Buraya Nasıl Geldik?

Bir anlamda, yarı iletken endüstrisi yaklaşık 2005’ten önceki on yıllar boyunca bozuldu, diyor. Julien Ryckaert, Imec’te Ar-Ge başkan yardımcısı. Bu süre zarfında, kimyagerler ve cihaz fizikçileri düzenli olarak daha küçük, daha düşük güçlü, daha hızlı bir transistör üretebildiler. Ancak çarklar bundan kısa bir süre sonra bu plandan çıkmaya başladı. Cihaz uzmanları mükemmel yeni transistörler bulabilirdi, ancak bu transistörler, CPU’ların büyük kısmını oluşturan SRAM belleği ve standart mantık hücreleri gibi daha iyi, daha küçük devreler yapmıyordu. Buna yanıt olarak, yonga üreticileri standart hücre tasarımı ile transistör geliştirme arasındaki engelleri yıkmaya başladı. Tasarım teknolojisi birlikte optimizasyonu (DTCO) olarak adlandırılan yeni şema, daha iyi standart hücreler ve bellek yapmak için özel olarak tasarlanmış cihazlara yol açtı.

Ancak DTCO, bilgi işlemin devam etmesi için yeterli değil. Fiziğin sınırları ve ekonomik gerçekler, herkese uyan tek bir transistörle ilerlemenin önüne engeller koymak için bir araya geldi. Örneğin, fiziksel sınırlar CMOS çalışma voltajlarının yaklaşık 0,7 voltun altına düşmesini engelleyerek güç tüketimindeki ilerlemeyi yavaşlattı, açıklıyor. anabela veloso, Imec’te baş mühendis. Çok çekirdekli işlemcilere geçmek, bu sorunun bir süreliğine iyileştirilmesine yardımcı oldu. Bu arada, G/Ç limitleri, birden çok yonganın işlevlerini işlemciye entegre etmenin giderek daha gerekli hale geldiği anlamına geliyordu. Bu nedenle, birden çok işlemci çekirdeği örneğine sahip bir çip üzerinde sisteme (SoC) ek olarak, ağ, bellek ve genellikle özel sinyal işleme çekirdeklerini de entegre ederler. Bu çekirdekler ve işlevlerin farklı güçleri ve diğer ihtiyaçları olduğu gibi, aynı oranda küçültülemezler. CPU’nun önbelleği SRAM bile işlemcinin mantığı kadar hızlı küçülmüyor.

Sistem teknolojisi birlikte optimizasyonu

Bir şeyleri çözmek, bir teknoloji koleksiyonu kadar felsefi bir değişimdir. Ryckaert’e göre STCO, çip üzerinde bir sisteme güç kaynağı, G/Ç ve önbellek gibi bir işlevler koleksiyonu olarak bakmak anlamına gelir. “İşlevler hakkında akıl yürütmeye başladığınızda, bir SoC’nin bu homojen sistem olmadığını, sadece transistörler ve ara bağlantı olduğunu anlıyorsunuz” diyor. “Farklı amaçlar için optimize edilmiş işlevlerdir.”

İdeal olarak, her işlevi kendisine en uygun proses teknolojisini kullanarak oluşturabilirsiniz. Pratikte bu, çoğunlukla her birinin kendi silikon şeridi veya yongası üzerine inşa edilmesi anlamına gelir. Ve sonra gelişmiş 3D istifleme gibi bir teknoloji kullanarak bunları birbirine bağlar, böylece tüm işlevler aynı silikon parçası üzerindeymiş gibi çalışır.

Bu düşüncenin örnekleri, gelişmiş işlemcilerde ve yapay zeka hızlandırıcılarda zaten mevcuttur. Intel’in yüksek performanslı bilgi işlem hızlandırıcısı Ponte Vecchio (şimdiki adı Intel Data Center GPU Max), her biri hem Intel hem de TSMC’den iki farklı işlem kullanılarak oluşturulmuş 47 yongadan oluşur. AMD, CPU’larında G/Ç yongası ve bilgi işlem yongası için zaten farklı teknolojiler kullanıyor ve yakın zamanda, bilgi işlem yongasının üst düzey önbelleği için SRAM’ı ayırmaya başladı.

Imec’in CMOS 2.0’a yönelik yol haritası daha da ileri gidiyor. Transistörleri küçültmeye devam etmeyi, gücü ve muhtemelen saat sinyallerini bir CPU’nun silikonunun altına taşımayı ve her zamankinden daha sıkı 3D çip entegrasyonunu gerektirir. Ryckaert, “Bu teknolojileri farklı işlevleri tanımak, SoC’yi parçalamak ve çok verimli olacak şekilde yeniden entegre etmek için kullanabiliriz” diyor.

Transistörler önümüzdeki on yılda şekil değiştirecek, ancak onları birbirine bağlayan metal de öyle olacak. Nihayetinde transistörler, silikon yerine 2D yarı iletkenlerden yapılmış üst üste yığılmış cihazlar olabilir. Ve güç dağıtımı ve diğer altyapı, transistörlerin altına yerleştirilebilir.imec

Sürekli transistör ölçeklendirme

Büyük yonga üreticileri, son on yılda bilgisayarlara ve akıllı telefonlara güç veren FinFET transistörlerinden yeni bir mimariye, nano tabaka transistörlere geçiş yapıyorlar. [See “The Nanosheet Transistor is the Next Step in Moore’s Law”] Nihayetinde, tamamlayıcı FET’i veya Velloso’nun “CMOS ölçeklemede en üst noktayı temsil ettiğini” söylediği CFET’i oluşturmak için birbirinin üzerine iki nano-yaprak transistör inşa edilecek. [See “3D-stacked CMOS Takes Moore’s Law to New Heights”]

Bu cihazlar küçüldükçe ve şekil değiştirdikçe, ana hedeflerden biri standart mantık hücrelerinin boyutunu küçültmektir. Bu, tipik olarak, temel olarak hücreye sığabilecek metal ara bağlantı hatlarının sayısı olan “iz yüksekliği” ile ölçülür. Gelişmiş FinFET’ler ve erken nanosheet cihazları 6 yollu hücrelerdir. 5 ize geçmek, cihazları daha küçük hale getirmeden birbirine daha yakın sıkıştıran çatal levha adı verilen bir geçiş reklamı tasarımı gerektirebilir. CFET’ler daha sonra hücreleri 4 parçaya veya muhtemelen daha azına indirecektir.

Öncü transistörler, yüzgeçli alan etkili transistör (FinFET) mimarisinden nano tabakalara geçiş yapıyor. Nihai hedef, bir CFET konfigürasyonunda iki cihazı üst üste istiflemektir. Forksheet yolda bir ara adım olabilir.imec

Imec’e göre çip üreticileri, ASML’nin yeni nesil aşırı ultraviyole litografisini kullanarak bu ilerleme için gereken daha ince özellikleri üretebilecekler. Yüksek sayısal açıklıklı EUV adı verilen bu teknoloji şu anda ASML’de yapım aşamasındadır ve teslimat için sıradaki Imec’tir. Bir sistemin ışık toplayabildiği açı aralığıyla ilgili bir optik terim olan artan sayısal açıklık, daha kesin görüntülere yol açar.

Arka taraf güç dağıtım ağları

Arka taraf güç dağıtım ağlarındaki temel fikir, veri sinyallerinin aksine güç gönderen tüm ara bağlantıları silikon yüzeyin üstünden kaldırıp altına yerleştirmektir. Bu, daha az güç kaybına izin vermelidir, çünkü güç sağlayan ara bağlantılar daha büyük ve daha az dirençli olabilir. Ayrıca sinyal taşıyan ara bağlantılar için transistör katmanının üzerinde yer açarak muhtemelen daha kompakt tasarımlara yol açar. [See “Next-Gen Chips Will Be Powerd From Below”.]

Gelecekte, silikonun arka tarafına daha da fazlası taşınabilir. Örneğin, saat ve diğer sinyalleri taşımak için (nispeten) büyük mesafeleri kapsayan küresel ara bağlantılar olarak adlandırılanlar, silikonun altına inebilir. Veya mühendisler, aktif güç dağıtım cihazları ekleyebilir; elektrostatik deşarj güvenlik diyotları.

3D Entegrasyon

3D entegrasyonunu gerçekleştirmenin birkaç yolu vardır, ancak günümüzde en gelişmişi gofretten gofrete ve kalıptan gofrete hibrit birleştirmedir. [See “3 Ways 3D Chip Tech is Upending Computing”.] Bu ikisi, iki silikon kalıp arasındaki en yüksek ara bağlantı yoğunluğunu sağlar. Ancak teknik ekibin baş üyesi Anne Jourdain, iki kalıbın birlikte tasarlanmasını, böylece işlevlerinin ve ara bağlantı noktalarının aynı hizada olmasını ve tek bir çip gibi hareket etmelerini sağlamasını gerektiriyor, diyor. Imec Ar-Ge, yakın gelecekte milimetre kare başına milyonlarca 3D bağlantı üretebilme yolunda ilerliyor.

CMOS 2.0’a Başlarken

CMOS 2.0, ayrışmayı ve heterojen entegrasyonu en uç noktaya taşıyacaktır. Belirli uygulamalar için hangi teknolojilerin anlamlı olduğuna bağlı olarak, gömülü bellek katmanları, G/Ç ve güç altyapısı, yüksek yoğunluklu mantık, yüksek sürücü akımı mantığı ve büyük miktarlarda önbellek içeren bir 3B sistemle sonuçlanabilir.

Bu noktaya ulaşmak sadece teknoloji geliştirmeyi değil, hangi teknolojilerin bir sistemi gerçekten geliştireceğini ayırt etmek için gerekli araçları ve eğitimi de alacaktır. Bardon’un işaret ettiği gibi, akıllı telefonlar, sunucular, makine öğrenimi hızlandırıcıları ve artırılmış ve sanal gerçeklik sistemlerinin hepsinin çok farklı gereksinimleri ve kısıtlamaları vardır. Biri için mantıklı olan diğeri için çıkmaz sokak olabilir.